hanyanqing12 发表于 2011-8-23 14:38:49

VHDL和Verilog HDL那个比较好用或者好学点啊？

VHDL和Verilog HDL那个比较好用或者好学点啊？我刚开始学，从那个入手学比较好啊？

tangjie0928 发表于 2011-10-16 11:27:04

Vhdl在欧洲的工程届中用的较多，在亚洲工程师大多用verilog，而在学校vhdl是教学主流。美国这两个使用率差不多。这个也是在一本verilong hdl开发书上看到的。不过verilog比c学起来容易的多，有c基础的学起来很快，入门很容易，但是想把电路吃透还是需要做很多，很多的工作。
页: [1]
查看完整版本: VHDL和Verilog HDL那个比较好用或者好学点啊？