always语句疑惑
新手求助:我想问下如果一个always语句中判断某个值,而这个值是和时钟一起跳变的,那么有没有违反建立时间与保持时间,就像计数器,一个always中加1,如果加到某个值就设置标志,这个标志和时钟是同步了,下一个always又去判断这个标志。 没有啊,不过在这个数据跳变的周期里,判断值的语句读到的数据是上次建立的。 一起跳变就是判断上一次的 那会不会违反建立时间和保持时间啊 回复【1楼】syuanwang 昙花公公
-----------------------------------------------------------------------
那会不会违反建立时间和保持时间啊 回复【2楼】ngzhang 兽哥
-----------------------------------------------------------------------
那会不会违反建立时间和保持时间啊 有点乱 verilog用不多 说点VHDL里的吧 如果一个设计里需要响应多个跳变信号(如CLK)通常要分开在不同的process写,如分开process响应时钟上升沿与下降沿,如果还需要更多脉冲,可以设计时序发生器电路。 那会不会违反建立时间和保持时间啊, 最简单的方法使用非阻塞赋值. 采用非阻塞赋值在本次时钟结束时相应的赋值才会生效。 你使用的是阻塞赋值,还是非阻塞赋值啊
阻塞赋值是立即更新,而非阻塞赋值是下一个周期更新
页:
[1]