maqingbiao 发表于 2011-8-2 14:45:30

OPENCORES 上的开源项目如何去学习呢

一个I2C的开源代码OPENCORES 上的 ，里面很多文件夹，哪个代表什么呢   学习主要看哪些内容呢
觉得乱乱的，所以请教一下各位，谢谢！


http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663557FSWQ02.jpg
<fon<center>http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663558RH5ZW7.jpg
(原文件名:2.jpg)

http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663559ZZKDSU.jpg
(原文件名:3.jpg)

http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663560C23OGI.jpg
(原文件名:4.jpg)

http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663561QVOYMK.jpg
(原文件名:5.jpg)

http://cache.amobbs.com/bbs_upload782111/files_43/ourdev_663562QUFPFX.jpg
(原文件名:6.jpg)
t color=green>(原文件名:1.jpg)</font> </center>

chenming1989 发表于 2011-8-2 23:28:25

LZ头像的板子什么的，DE2?

maqingbiao 发表于 2011-8-3 17:41:42

Genesys Virtex&reg;-5 FPGA 开发套件

liuhui1987812 发表于 2011-8-3 17:49:25

我也想知道呀

sdu1028 发表于 2011-8-3 19:05:09

回复【2楼】maqingbiao
genesys virtex&reg;-5 fpga 开发套件

-----------------------------------------------------------------------
一看这接口就知道是digilent的板子。。。lz真有钱，这板子哪来的啊

maqingbiao 发表于 2011-8-3 23:09:25

觉得漂亮就放上去而已   我没用那个开发板我用的是DE0
呵呵跑题了，谁能帮我解决那个问题呢

Comedian 发表于 2011-8-4 10:10:27

一般来说trunk\rtl文件夹下面就是这个IP核的源代码，trunk\doc文件夹下就是文档。
其他的文件夹我不知道。貌似有些是仿真用的，有些属于svn更新信息（就我理解，可能不正确）。
我觉得有了IP核的源代码和文档就可以了，所以我就没关其他的文件夹下面的东西。

一般OpenCores上的IP核都有Wishbone总线接口，我觉得玩这些IP核之前最好把Wishbone玩一下。

maqingbiao 发表于 2011-8-4 13:03:00

回复【6楼】Comedian
一般来说trunk\rtl文件夹下面就是这个ip核的源代码，trunk\doc文件夹下就是文档。
其他的文件夹我不知道。貌似有些是仿真用的，有些属于svn更新信息（就我理解，可能不正确）。
我觉得有了ip核的源代码和文档就可以了，所以我就没关其他的文件夹下面的东西。
一般opencores上的ip核都有wishbone总线接口，我觉得玩这些ip核之前最好把wishbone玩一下。
-----------------------------------------------------------------------

非常感谢您的解答，至于你说的wishbone总线接口，我不是很清楚是什么？没听说过这个东西

Comedian 发表于 2011-8-4 15:14:28

我也只是刚玩不久，谈不上解答，只是分享学习经历。

例如，你下载的这个I2C IP核，你在trunk\doc文件夹下会找到这个IP核的规格书（Specification），打开后第一页会发现下图
http://cache.amobbs.com/bbs_upload782111/files_44/ourdev_664156PWUY5A.JPG
(原文件名:新建 BMP 图像.JPG)

说明这个IP核是有Wishbone总线接口的。

然后，在这个规格书的后面会有下图
http://cache.amobbs.com/bbs_upload782111/files_44/ourdev_664157UBS321.jpg (原文件名:TM截图未命名.jpg)

这就是这个IP核的Wishbone总线接口。

Wishbone总线用于IP核互联的，跟Altera的Avalon总线一个意思。
在这个I2C的IP核中有的接口是连接外部I2C设备的，而IP核出来的数据就是从Wishbone总线出来的。OpenCores还有自己的处理器核，OR1200，可以通过Wishbone接口，把这个I2C的IP核接入OR1200，从而去处理来自I2C设备的数据。

当然，如果你能够直接从I2C的IP核的Wishbone接口获得数据，也就不需要进入OR1200去处理，直接处理获得的数据就可以了。

具体的关于Wishbone的信息，你可以从OpenCores上搜索。有文档。

maqingbiao 发表于 2011-8-4 15:51:55

回复【8楼】Comedian
-----------------------------------------------------------------------

嗯好的再次感谢了

lhfalex 发表于 2011-9-30 10:02:03

赞一个，学这行业的还是要会这些东西，借鉴！

abcabc2356 发表于 2011-12-22 21:55:40

顶一下
页: [1]
查看完整版本: OPENCORES 上的开源项目如何去学习呢