论坛首页 › FPGA › fpga剩下7个引脚，全是clk，只能做输入，想接收16个移相器的16个状态，一般需要8个脚，有没有

shouzhou 发表于 2011-6-17 20:37:29

fpga剩下7个引脚，全是clk，只能做输入，想接收16个移相器的16个状态，一般需要8个脚，有没有

如题，一般的话，16个移相器要4位，16种状态要4位，8位就很舒服了，可是刚好少一位，请教论坛高人指点下！说下思路或者写法，我现在用verilog hdl！

kazenoko99 发表于 2011-6-19 12:22:44

做个寄存器 串行输入4位的数据 3根线就够了

capron 发表于 2011-6-23 16:24:33

仿74HC595思路

查看完整版本: fpga剩下7个引脚，全是clk，只能做输入，想接收16个移相器的16个状态，一般需要8个脚，有没有