SDRAM和DAC复用FPGA引脚的可行性
正在画一块FPGA系统板，EP3C10+ADS2807+DAC2902+16M SDRAM，可能还会加FLASH，EP3C10满打满算可用引脚94个，SDRAM需引脚38个，ADS2807需引脚28个，DAC2902需引脚30个，这个情况下只能复用引脚。打算将SDRAM和DAC2902数据引脚复用，SDRAM频率133M，DAC2902最高125M，数据口分别是16位和12位，用锁存端和使能端控制数据读写，以前没有接触过这种高频板，不知道这样是不是可行？复用时应该考虑哪些因素？求高手指点。
页:
[1]