关于同时读FIFO与写FLASH的速度匹配问题
目前的程序遇到了瓶颈，可能在高人看来是比较简单的，也不是个什么大问题(语言也就是硬件描述语言，关键是思路)就是用到了一个FIFO和一个CPLD内置的FLASH（UFM），要从FIFO中读出数据并立即写入到FLASH中，读FIFO的速度大概是写FLASH速度的20倍左右，所以存在一个速度匹配的问题。现在想的就是在FIFO与FLASH之间的接口模块中写一个控制信号来合理控制FIFO的读使能，使得FLASH能够顺利的将FIFO中的数据读入。
另外，FLASH在读某数据的时候FLASH有个输出信号BUSY会拉低（但是在FLASH读有效后BUSY会在20个时钟之后才能响应过来，所以是不能直接连到FIFO的读使能端），读完成之后BUSY会拉高，表明读操作已经完成。
现在我怎么来使读FIFO与写FLASH速度匹配好呢？
页:
[1]