请教关于基于NOIS2的FPGA 数据采集系统设计问题
小弟最近在做一个FPGA数据采集系统，由于ADC的输出是12位并行输出，采样率（吞吐率为600ksps），故考虑用FPGA内嵌的ram块做一个双口ram进行缓存（一个ram或者做成乒乓操作的ram），然后通过FPGA存到SDRAM里面，方便上位机PC通过指令通过串口随时读出。问题是：1、由于是12位的输出，在存入SDRAM时要将数据分为高4位、低8位存储，那我的SDRAM应该如何选择，是选16位的还是用两片8位的并联？
2、12位数据存进16位SDRAM后，在通过串口传递到上位机时，应该也是按一次8位的次序传，那怎么样将分次传的数据拼接成12位数据?
3、一个双口ram或者做成乒乓操作的2个双口ram，在数据缓存期间有怎么样的区别？哪个好些？
小弟初学，麻烦大牛不吝赐教，谢谢了！！！
页:
[1]