amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 弱弱的大胜一句:咋回事??
cxlspp
发表于 2011-5-26 18:05:40
弱弱的大胜一句:咋回事??
59s倒计时
always @(clk_1hz)
begin
if(Time_2==4'b0000)
begin
if(Time_1==4'b0000)
begin Time_1=4'b0101;Time_2=4'b1001;end
else
begin Time_1=Time_1-4'b0001;Time_2=4'b1001;end
end
else Time_2=Time_2-4'b0001;
end
总是显示E1,Why??
页:
[1]
查看完整版本:
弱弱的大胜一句:咋回事??