jingguang580 发表于 2011-4-20 13:00:26

Quartus II里，关于全局时钟引脚GCLK，分配引脚的时候要对它进行特殊定义吗？

在I/O Standard里3.3V LVTTL(default)和3.3V Schmitt Trigger input类型有什么区别呢？
我看开发板例程里，把GCLK的I/O Standard定义为3.3V Schmitt Trigger input，而普通的输入脚，比如总线引脚，定义为3.3V LVTTL(default)，这个有什么区别呢？

jingguang580 发表于 2011-4-22 15:57:41

顶

wzh6328 发表于 2011-4-22 16:17:14

3.3V Schmitt Trigger input这个是增加了一个施密特触发器对输入的信号整形，而3.3V LVTTL(default没有施密特；

jingguang580 发表于 2011-4-24 10:17:33

那对所有的输入引脚，都设置为3.3V Schmitt Trigger input不是更好吗？
另外作为全局时钟输入引脚的GCLK，没有别的地方定义了吗？
页: [1]
查看完整版本: Quartus II里，关于全局时钟引脚GCLK，分配引脚的时候要对它进行特殊定义吗？