论坛首页 › FPGA › Info: Assuming node "ALE" is an undefined clock

jingguang580 发表于 2011-4-17 11:21:09

Info: Assuming node "ALE" is an undefined clock

verilog
input         ALE;      //地址锁存允许
上面是定义，下面是调用语句：

//锁存低16位地址
    always @(negedge ALE) begin
      LADD16 <= DB16;
    end

利用ALE的负边沿锁存低16位地址，为什么出现标题中的警告信息呢？

查看完整版本: Info: Assuming node "ALE" is an undefined clock