jssd 发表于 2011-4-7 11:26:47

弱弱地问下：40MHz晶振在CPLD里怎样变为25.175MHz

因为在做VGA驱动，坛子里的有个大侠用的是40MHz，800X600像素60Hz的。我想改成640X480像素60Hz的。不知道有没有25.175MHz的晶振卖呢。现在手上只有40MHz的。怎样变为25.175MHz？

dr2001 发表于 2011-4-7 11:32:50

直接用20M刷。

jssd 发表于 2011-4-7 11:43:50

在淘宝上找到25.175MHz的晶振了。LS，20M刷可以？时序和60MHz的一样？找到一个25MHZ的。如果20M可以，那25M不是更接近？

xww1986 发表于 2011-4-7 14:28:21

回复【楼主位】jssd
----------------------------------------------------------------------用内部的锁相环应该可以

aureole 发表于 2011-4-8 00:34:50

用25M问题不大！

hittiger 发表于 2011-4-8 08:56:49

你可以用锁相环。cpld如果规模不大就难了。fpga里面利用的门传输延迟。话说提供思路，没有细细想过。

lanqilove 发表于 2011-4-9 00:00:57

计数分频吧！不知道你cpld啥型号的，寄存器是否够用？

zhangxin0804 发表于 2011-4-9 01:59:16

25M刷可以的。没问题

whj19860123 发表于 2011-4-9 11:23:12

设计个任意小数分频器

jssd 发表于 2011-4-15 12:16:55

已用25M刷屏成功。谢谢各位大侠
页: [1]
查看完整版本: 弱弱地问下：40MHz晶振在CPLD里怎样变为25.175MHz