新手遇到一个非常简单的问题
1小时前完工epm240最小板，半小时速成了下vhdl。。程序如下，想置io77为高
pin planner里设好了，程序如下
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CPLD IS
PORT(
OUTPUT : OUT BIT
);
END CPLD;
ARCHITECTURE CPLD OF CPLD IS
BEGIN
OUTPUT<='1';
END CPLD;
测出来100多mv。。。
lvttl的Vh不是2.5嘛，设其他驱动方式一样在几百mv里飘动，
这是为啥啊，求最简单置IO方法。。。找了很多资料，都不直白 事情过后楼主深刻的提醒自己：我就是个NC。。。
= =，一个虚焊引发的悲剧啊，
我也真是幸运，那没焊好测哪。。。其他io好像都是好的
页:
[1]