关于随机数产生,用verilog代码写出来?
各位大侠们,老师让做课程设计,是关于随机数产生的,其核心是线性反馈移位寄存器,LFSR,做一个16位~~~~用verilog实现,,救救我吧,很是感激!! 伪随机序列产生器是吗?就是m序列吧。。。你可以找本通信原理的书,书上会有这种随机序列的框图模型,然后根据框图来自己写一般还要配合一个 本原多项式来写也可以的。。楼主可以试下 回复【1楼】zhangxin0804
-----------------------------------------------------------------------
嗯。老师跟你说的差不多,主要是找到本原多项式,,哥们你会写吗?我不会啊~~~ ISE里面直接有LFSR的IP Core可用。 回复【3楼】ngzhang 兽哥
--------------------------------------------------------------------
有verilog代码吗?还有测试文件~~ 回复【4楼】yzt517
回复【3楼】ngzhang 兽哥
--------------------------------------------------------------------
有verilog代码吗?还有测试文件~~
-----------------------------------------------------------------------
IPcore的意思就是没有这些。 有啥不会的嘛,学了自然就会了 好象比较简单~ 请问楼主你现在弄出来了没 我也急需这个代码 请大家帮帮忙 谢谢
页:
[1]