sdram_contorller_4port为什么会FULL？
最近有用到sdram_contorller_4port，我主要用它来做VGA采集，VGA处理和VGA输出，VGA采集与输出各占一个读写PORT，VGA处理占一个读和写PORT，4个PORT刚好满足我的要求。但我的VGA数据在存储至WR1时（以65Mhz的速度写入），发偶尔会WR1_FULL，只要一FULL，我采集的数据帧就不完整了，导致我输出的数据也不对。然而此时的其它三个PORT都是空闲的，
按理说，SDRAM跑100Mhz时，写入速度应该接近于100Mhz，而写入的速度只有60Mhz,什么原因导致FULL，我不明白
FIFO的参数设置没有更改，深度是512
//SDRAM Drives ==
Sdram_Control_4Port u4
(
// HOST Side
.CLK(wClk_100a),
.RESET_N(1'b1),
// FIFO Write Side 1
.WR1_DATA(wdata),
.WR1(wr1),
.WR1_ADDR(0),
.WR1_MAX_ADDR(1024 * 768),
.WR1_LENGTH(9'h100), //sdram突发写，数据长度
.WR1_LOAD(~key0_n),
.WR1_CLK(vga_in_dclk_pin),
.WR1_FULL(wWr1Full),
用过的朋友，请帮忙分析一下，谢谢 lz可否把DE2_70_TV 的源码共享一下？ 我没有DE2的板，没有代码
提供一个链接给，这里有下载
http://www.cnblogs.com/oomusou/archive/2008/10/16/de2_70_tv_sobel.html
页:
[1]