论坛首页 › FPGA › 功能访真没问题，为啥时序访真不成？有图，有代码

c65193145 发表于 2011-2-16 01:03:15

功能访真没问题，为啥时序访真不成？有图，有代码

功能访真没问题，为啥时序访真不成？-----------------
51接口的SRAM的CPLD描述，设计指令00 ：写高8位地址 ，01 写低8位地址，02：写数据。

在WR下降沿时，将总线ecudata内容接入CPLD 上升沿时 如是数据 数据写入SRAM

问题：为什么在tm1读wr时 读出的结果为‘0’而不是‘1’？求教
      我认为时序访真不对可以是因为这个，tm1,tm2在n个DCLK后开始采样，也是如此，求解，大家在帮看看。
http://cache.amobbs.com/bbs_upload782111/files_36/ourdev_616328GBR15I.JPG
(原文件名:功能2.JPG)

http://cache.amobbs.com/bbs_upload782111/files_36/ourdev_616329W41SA8.JPG
(原文件名:时序.JPG)

http://cache.amobbs.com/bbs_upload782111/files_36/ourdev_616330CMRNP8.JPG
(原文件名:时序访真始点放大图.JPG)

c65193145 发表于 2011-2-16 01:04:27

TM1读WR时 为啥会是0呢?

lin9909 发表于 2011-2-16 09:38:32

懂的进来帮看一下

lin9909 发表于 2011-2-16 09:38:58

不懂 顶起

c65193145 发表于 2011-2-16 10:16:43

QUARTUS II 好像不支持 MAX7000的时序访真?

查看完整版本: 功能访真没问题，为啥时序访真不成？有图，有代码