xclfang 发表于 2011-2-10 16:45:18

CPLD FPGA中不用的IO口怎么处理??

CPLD FPGA中不用的IO口如何处理，急！！！！

amyxxf 发表于 2011-2-10 17:57:21

一般做法设为三态输入.

wanwzy 发表于 2011-2-10 18:29:52

一般是拉到高阻态

zhangxin0804 发表于 2011-2-10 20:01:13

设置为 as input tri-stated，在assignments-device and pins中设置

duck8880 发表于 2011-2-10 20:10:29

那么用不用像CMOS电路不用的输入口那样上拉呢？

h2feo4 发表于 2011-2-10 21:45:23

如果你打算悬空的话，可以设为上拉，下拉，保持器，软GND等
如果接到了固定电平，设为高阻就行了

xclfang 发表于 2011-2-11 10:26:37

谢谢！！！

skyword 发表于 2011-2-11 10:27:44

一般做法设为三态输输出

hoho34 发表于 2011-2-15 11:41:50

回复【3楼】zhangxin0804
设置为 as input tri-stated，在assignments-device and pins中设置
-----------------------------------------------------------------------

我和你的做法一样。
页: [1]
查看完整版本: CPLD FPGA中不用的IO口怎么处理??