dragonyoo 发表于 2011-1-29 09:48:19

verilog 语法问题

这今天在读altera的ethernet源码，文件名是eth_ocm_91_0_beta.zip，里面有个文件eth_avalon_txdma.v，
localparamMLEN_BITS   = 1;      // Number of significant packet length bits
reg      wr_cnt;         // write count (number of words written to FIFO)
wire       next_wr_cnt;    // next value of wr_cnt
localparamONE   = 32'd1;
assignnext_wr_cnt = wr_cnt + ONE; ONE的下标很奇怪，【0+，这是何含义？

cwfboy 发表于 2011-1-29 10:36:16

这个语法不常见，表示0到MLEN_BITS-1，一共MLEN_BITS个位

dragonyoo 发表于 2011-1-29 11:17:07

是不常见，我查了一些书，在网上也搜了搜，都没有明确的解释，有可能是verilog新的语法

cwfboy 发表于 2011-1-29 11:27:54

不是新的语法 verilog2001 标准就有，建议你去看看一本书 Verilog HDL 数字设计与综合，里面有说过这个语法
页: [1]
查看完整版本: verilog 语法问题