Altera FPGA 计数器的初始值
Altera FPGA 计数器的初始值有固定值吗?regcount;
always @(posedge clk)
count <= count + 1'b1;
像这样的语句,很简单,刚上电时count的值为0还是随机的呢?
但是在Xilinx FPGA中,只要将
reg count = 0;
这样刚上电时count的初始值就为0.
Altera 可以像Xilinx这样赋值上电后就为0吗? verlog 都是通用的与器件无关。 回复【楼主位】wuyongqing1960
-----------------------------------------------------------------------
语言当然是通用的,但是器件不一样 回复【2楼】wuyongqing1960
-----------------------------------------------------------------------
我的意思是肯定可以,这个的支持靠的是综合器,哪个器件都可以,与器件无关
arm上c定义变量的初始值和51上c定义变量初始值一样的吧 回复【2楼】wuyongqing1960
-----------------------------------------------------------------------
谢谢解答 初值是无法综合的,请用复位逻辑来保证 Altera 的FPGA是不需要对这样的定义赋值的,默认为0.这你可以参考下Verilog的语法吧。
页:
[1]