论坛首页 › FPGA › 在FPGA中用Verilog写点液晶屏的程序可用循环语句写吗？

hardship_life 发表于 2011-1-9 00:04:21

在FPGA中用Verilog写点液晶屏的程序可用循环语句写吗？

各位前辈好！
我是刚转行进入电子的人，麻烦，问一下在FPGA中用Verilog写点液晶屏的程序可用循环语句写吗？听我同事说，是不行的，因为硬件语言，不能用循环。确实是这样吗？麻烦各位指导下。

qianhng 发表于 2011-1-9 00:14:42

怎么可能，我和你一样也是FPGA菜鸟，不过现在先用画原理图的方式来做，循环做起来很简单阿。

akuei2 发表于 2011-1-9 09:17:47

verilog hdl 那些事儿
会解决你们的答案

caizijian 发表于 2011-1-9 13:54:08

不能用循环
循环会在一个触发事件的时候全部循环完 而只输出最后一个结果

hardship_life 发表于 2011-1-9 22:34:52

是不是说，一个clock来时，就执行完了，输出最后一个结果，而不是睡着clock变化而循环？抱歉，我是菜鸟。

caizijian 发表于 2011-1-10 21:37:55

回复【4楼】hardship_life
-----------------------------------------------------------------------

对 一个时钟就是循环执行完了！

查看完整版本: 在FPGA中用Verilog写点液晶屏的程序可用循环语句写吗？