论坛首页 › FPGA › 做FIFO用CPLD好还是FPGA呢，大家来讨论一下！

lwqdyxgood 发表于 2010-12-28 00:28:40

做FIFO用CPLD好还是FPGA呢，大家来讨论一下！

比如说做一个8位100B深度的工作在60M的FIFO用CPLD好还是FPGA呢？我觉得如果廉价的方案能够实现的话是很有用的。有时我们用的数据量不大但速度稍高，这时单片机就不行了，专用的FIFO也需要比较高的时钟，而且还容易丢失，大家比较论证一下这方面的方案？讨论一下，共同学习进步。

zf12862177 发表于 2010-12-28 00:45:04

这不是废话嘛明显是CPLD啦。。一个FPGA的片子的价格算过没有？一个CPLD的价格能达到你们要求的也不便宜，一个800B的FIFO才多少钱？（5元钱）容易丢失？没听过。。

哎。。。动不动就想用FPGA。。。

yuphone 发表于 2010-12-28 00:53:53

关注

leafing 发表于 2010-12-28 10:31:06

还是用fifo吧，用PLD或FPGA成本你吃不消的，800B的FIFO你试试用EPM570能不能放得下!

NJ8888 发表于 2010-12-28 11:21:37

IDT7104

vipcff 发表于 2010-12-28 11:56:01

IDT7005?

查看完整版本: 做FIFO用CPLD好还是FPGA呢，大家来讨论一下！