如何设计硬件电路实现零比特填充和删除?
请问各位如何设计硬件电路实现零比特填充和删除?就是在五个连续的1后面插入一个0急急急! 用可控的移位寄存器,计数,连续五个后,下次SHIFTER时钟被禁止,另外一个路径出一个0.这个用HDL语言比画硬件容易 回复【1楼】888888888888
-----------------------------------------------------------------------
那输入和输出时钟不同步,时序上面怎么解决呢?
VHDL用状态机做吗?尝试过verilog HDL写,但是发现要检测连续的1还是没想到方法。
能不能写个出来参考下,或者画个图 回复【2楼】yuanhuayong
-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_600801ZIF52E.JPG
填充框图 (原文件名:填充框图.JPG)
http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_600802LS42VH.JPG
移位寄存器 (原文件名:移位寄存器.JPG) 回复【3楼】yuanhuayong
-----------------------------------------------------------------------
不知道这样行不
页:
[1]