EP2C5Q208C8N最高跑多少MHZ呢?
今天想用来驱动1600*1200分辨率的显示器,于是把PLL倍频到162MHZ,发现行场信号没输出,悲剧了,应该是跑不了这么高了吧..于是慢慢试,结果在137MHZ以上,行场信号就不行了,看来我这板子最高才能跑130MHZ左右不知C6N比C8N快多少呢??有谁用过的说下,或帮忙测试一下? 光硬件不止那个速度,如果有外部ram则另说 有可能是一些路径不对吧,因为还有其它模块在跑的,但现在板子也就最大能跑130MHZ左右,想知道C6N的比C8N的能快多少呢? 回复【2楼】bad_fpga
-----------------------------------------------------------------------
能快大概20%的样子
不过Cyclone II你能跑到130M已经很不错了 大约150MHz 这怎么能那么直接的报数字呢?FPGA手册只会给出跑单个乘法器的最大速度,在实际应用中能跑多块多是和你的设计有关,我以前作一个设计用的是EP2C8Q208C8N,规模是1300le,布线后的时序方针速度是Fmax=225Mhz,实际跑200Mhz. 回复【5楼】wanmyqawdr
这怎么能那么直接的报数字呢?fpga手册只会给出跑单个乘法器的最大速度,在实际应用中能跑多块多是和你的设计有关,我以前作一个设计用的是ep2c8q208c8n,规模是1300le,布线后的时序方针速度是fmax=225mhz,实际跑200mhz.
-----------------------------------------------------------------------
在同一板子上,分别用C8N和C6N,我想知道能有多大提速而已:) 回复【6楼】bad_fpga
回复【5楼】wanmyqawdr
这怎么能那么直接的报数字呢?fpga手册只会给出跑单个乘法器的最大速度,在实际应用中能跑多块多是和你的设计有关,我以前作一个设计用的是ep2c8q208c8n,规模是1300le,布线后的时序方针速度是fmax=225mhz,实际跑200mhz.
-----------------------------------------------------------------------
在同一板子上,分别用c8n和c6n,我想知道能有多大提速而已:)
-----------------------------------------------------------------------
我估算过不了30%,但是为什么不去看时序报告呢?? 回复【5楼】wanmyqawdr
这怎么能那么直接的报数字呢?fpga手册只会给出跑单个乘法器的最大速度,在实际应用中能跑多块多是和你的设计有关,我以前作一个设计用的是ep2c8q208c8n,规模是1300le,布线后的时序方针速度是fmax=225mhz,实际跑200mhz.
-----------------------------------------------------------------------
你说的没错,是和很多因素有关,但看楼主的意思在不改设计优化的基础上,只换器件能跑的MAX值,这只跟器件特性相关,大约
估算一下罢了,给楼主一个参考,是换器件,还是优化设计?(时序约束?)
看来只换成C6N不是那么容易满足Clock在160MHz以上速度的。
页:
[1]