论坛首页 › FPGA › 国外一个范例,结果 Altera 错误.

nono2000 发表于 2010-10-28 00:41:48

国外一个范例,结果 Altera 错误.

always @(posedge clk & (~wait)) <-----Error
1.请问 "&" 与 or 是否一样?
2.是否可改成这样.
wire clkwait;
assign clkwait = clk & (~wait);
always @(posedge clkwait)

----------------------------------

ngzhang 发表于 2010-10-28 01:24:56

显然可以

yangshuhe33 发表于 2010-10-28 09:31:24

or是‘或’&是按位与

nono2000 发表于 2010-10-28 10:38:28

回复【2楼】yangshuhe33
or是‘或’&是按位与
-----------------------------------------------------------------------

always @(posedge clk & (~wait))
请问该怎么改比较好?谢谢

查看完整版本: 国外一个范例,结果 Altera 错误.