etiger999 发表于 2010-10-17 15:33:48

请问这两种加法器有何区别？

各位好，我用VHDL照书上写了个1位的全加器，然后通过例化语句例化出来8个这样的元件，构成一个8位的全加器。后来发现，直接用+号就可以做8位全加器了，也就是我那么多例化语句，全加器语句，用一个c<=a+b就完成了，真的这么简单吗？两种方法做出来的8位全加器有何区别吗？
页: [1]
查看完整版本: 请问这两种加法器有何区别？