ISA总线链接FPGA时，如何在同一个地址上读取多次数据
小弟我现在的这个问题，ISA总线与FPGA传输，8位总线进行读IO的，如何在同一个地址上读取多次数据inout sd; //sd为8位总线双向数据
input ior; //ior为ISA总线读信号
input addr; //addr为地址总线，这边定为4位
我目前只知道在一个地址上读取一次8位数据，例如地址为'd1
则为：sd = ((addr == 'd1) && (ior == 0)) ? sd1 : 8'hzz; sd1为总线要读取的8位数据
现在我想请教大家，如何能在一个地址上读取多次8位数据？比如第一次读取的数据sd1=8'd10,第二次读取的数据sd1=8'd11，一共读4次不同的数据，如何用Verilog语言来实现。
先谢谢大家了 顶起啊，求解 呵呵
页:
[1]