FPGA做AD/DA转换时波形受干扰的原因
http://cache.amobbs.com/bbs_upload782111/files_34/ourdev_588228VLF1E3.gif(原文件名:A0001GW.gif)
此图中AD与DA的时钟为12.5MHZ,如果将AD与DA的时钟阡低到2.5MHZ的话就不会有这种干扰......出现这种干扰最可能的原因一般是什么? 同问呀。。。。 图上是DA的输出吗?DA转换的速度是多少啊?是不是你DA转换时的数据错位了啊,好像每次都在同一相位出问题的哦
页:
[1]