kofkyok 发表于 2010-10-5 19:32:31

Altera公司的MAX II系列CPLD的时钟问题

官方手册上说,始终最高可达300MHz,
•支持高达300 MHz的内部时钟频率
•性能加倍(和3.3-V MAX器件相比 )
但是我印象中,CPLD没有倍频功能啊,而且在手册上也没找到说明
不知道这说的300MHz是怎样达到的,难道要用300MHz的有源??有源100MHz了不起了吧....
请教各位了~~

sytu_xww 发表于 2010-10-5 19:59:17

那是IO速度吧

seemrain 发表于 2010-10-5 23:57:14

外部时钟源很多选择啊，比如另一个FPGA的输出，外部时钟芯片。。。
页: [1]
查看完整版本: Altera公司的MAX II系列CPLD的时钟问题