论坛首页 › FPGA › SOPC Builder直接生成的PLL有BUG？

lieshi 发表于 2010-10-5 08:45:06

SOPC Builder直接生成的PLL有BUG？

昨日调试NIOS II的时候，用的是10.0的版本，在SOPC Builder中添加了ALT PLL模块，生成文件后，在Quartus II中无法编译，提示
Error (10130): Verilog HDL error at pll.v(144): parameter "bandwidth_type" is not a formal parameter of instantiated module
Error (10130): Verilog HDL error at pll.v(145): parameter "clk0_divide_by" is not a formal parameter of instantiated module
……
开始以为是10.0的问题，于是又下载了10.0 SP1，今天早上装上后还是一样的错误。
是在是没有办法了，把PLL去掉，在Quartus中用IP生成PLL，这下就可以顺利编译了。
不知道大家遇到这种问题没有。

查看了alteraforum.com上面，也有人问过类似的问题

kunpeng032 发表于 2010-10-5 12:49:11

是不是用的以前的工程啊？

lieshi 发表于 2010-10-5 14:55:56

新建的工程。呵呵

查看完整版本: SOPC Builder直接生成的PLL有BUG？