microcreat 发表于 2010-9-30 10:17:36

s3c6410 xm0总线的数据线波形为什么是这样的！

现在我把一个fpga挂在xm0总线上,读写信号和地址信号线波形都正常,但是数据线的波形为什么死下面的样子呢》

    |\      |\      |\      |\
    | \   | \   | \   | \
    ||    ||    ||    ||
    ||    ||    ||    ||
____||____||____||____||____

0   1   0   10    10   1    0
?

microcreat 发表于 2010-9-30 12:48:50

ding

real_sugar 发表于 2010-9-30 13:40:18

FPGA数据脚设了高电平输出了吧~

microcreat 发表于 2010-9-30 23:14:49

这个是我发送给FPGA的哈！

sufeila 发表于 2010-9-30 23:50:28

高频电路考虑容性负载

microcreat 发表于 2010-10-3 14:44:52

你是说是负载引起的
我这个总线上还连接的有DM9000，只是片选不同，DM9000通讯时数据线不会成这个样子，但是片选选中这个BANK的时候，数据线会是这个样子哈！

wanmyqawdr 发表于 2010-10-7 01:31:29

反射

microcreat 发表于 2010-10-7 08:22:37

反射，是不是总线上没加电阻引起的哈！

microcreat 发表于 2010-10-7 08:23:41

我现在总线和FPGA之间没加电阻，直接连接的哈！
为什么接DM9000不会出现这个情况呢！

wanmyqawdr 发表于 2010-10-8 19:39:31

我觉得是信号反射了，看来是阻抗没有匹配，你最好采用源端串联电阻来消除，这个大概是最简便地的方式了，至于串多大电阻，没有定值，和你的PCB，IC，布线都有关系，你最好下载IBIS模型，做一个信号完整性仿真，我记得Altuim就可以做这个仿真。

至于你说的为什么...有，...没有。我上边说了和PCB，IC，布线都有关系。

wanmyqawdr 发表于 2010-10-8 19:42:40

再问下，你拉了多长的线？FPGA和S3C6410之间的线真不能拉太长，信号的边沿时间非常小，频率很高，走线长了，会非常不稳定。

你可以通过做一个信号完整性仿真，看一下信号的上升沿时间，然后可以计算出一个安全的的走线长度，在安全距离下可以不用端接去反射电阻

计算的公式： l = 2Tr*V      l（安全长度上限） Tr=信号上升沿时间V=6.6ns/m(信号传输速度，这个是经验值，注意这个这个单位不是速度，要换算的)

这个公式大概就是个经验估计，你最好以信号完整新仿真为依据。 可以看看书：《信号完整性分析》 《高速数字设计》

貌似哥们做这个东西挺长时间了（一年了？有波形------看来是有希望了）。

microcreat 发表于 2010-10-9 08:26:05

没了.一个多月的时间,呵呵！
哎，当初看到信号这个东东就头晕。，。。
呵呵,现在终于看到一些问题了!

wanmyqawdr 发表于 2010-10-9 10:09:31

建议下，你的这个问题属于PCB Layout的范畴，应该到PCB分坛去问问，这个帖子发在这里不合适。

microcreat 发表于 2010-10-9 12:52:32

呵呵！
不知道怎么转哈！呵呵！
页: [1]
查看完整版本: s3c6410 xm0总线的数据线波形为什么是这样的！