McuY 发表于 2010-9-2 17:39:50

quartus 总线连接问题？

输出q 连接到 输入addr
输出ctr   连接到 输入 addr
在原理图上怎么画呢？

linkin8834 发表于 2010-9-2 18:02:46

用VHDL/VERILOG写吧，别用BDF,那个不方便

McuY 发表于 2010-9-2 18:35:13

是不方便但是VERILOG还不会。

linkin8834 发表于 2010-9-2 19:07:55

没有，你verilog只要写一个顶层的连接文件就可以了，看看示例代码，很容易的

McuY 发表于 2010-9-7 22:38:31

总线名可以用逗号连接
如上可以将addr总线命名为ctr,q

McuY 发表于 2010-9-7 22:52:10

http://cache.amobbs.com/bbs_upload782111/files_33/ourdev_581138JKN4BI.JPG
(原文件名:未命名.JPG)

heize 发表于 2013-8-26 11:41:48

McuY 发表于 2010-9-7 22:38 static/image/common/back.gif
总线名可以用逗号连接
如上可以将addr总线命名为ctr,q

请教ctr,q和addr内部对应关系式怎样的？比如q一定对应addr吗？

lusolzyy 发表于 2013-8-26 21:53:11

学习了，之前也想过这个问题
页: [1]
查看完整版本: quartus 总线连接问题？