求个 VHDL的异步 FIFO模块
谁有的话发个谢谢 IP核生成 IP核没有读写异步的 神哪,怎么可能没有异步的,不知道你用的是啥软件 回复【3楼】fzfh1219-----------------------------------------------------------------------
http://cache.amobbs.com/bbs_upload782111/files_32/ourdev_578162.jpg
(原文件名:2009918113230241.jpg)
要这样的 IP核,两个读写不同时钟就是异步的FIFO,FIFO都是异步场合,相同时钟没意义 不好意思搞错了,IP有
页:
[1]