发现用verilog的人好像多了,用VHDL来报名!
我乃华山派剑宗弟子. 我用VHDL多一些, 会一点点。 以前全部用VHDL,现在大多数用Verilog,偶尔用VHDL。 哈哈!!学生一般学都是VHDL的。 我们学校教的是verilog 开始的时候只会VHDL来写程序,Verilog老是用不起来。 现在基本都用Verilog写, 看VHDL老看不惯。。。 十多年前自学,VHDL流行,所以学VHDL,现在一直没转,不过关键是今年才真正用FPGA做产品,VHDL能对付了 没时间学verilog的路过 VHDL 都用。 VHDL路过 verilog 路过 Verilog基本上是行业主流了吧看过system verilog的书,挺不错的,不过这一年基本都在用STM32了,不知道现在system verilog能用来建sopc了么。 VHDL……
其实刚学FPGA的时候是VHDL,后来做了FPGA的智能车项目学了Verilog,现在实习又回到VHDL了。
个人认为这两种语言只要会了一个(稍微有点开发经验,比如会写状态机),再学另一个只要半天到一天就行了。它俩也就是语法不太一样,其他的思想都是硬件的思路(可能Verilog偏C语言一些,有点流程化的思路,但是归根结底还是硬件描述语言)。 学校教的是VHDL,自己学习的verilog。 vhdl,用着习惯了不想换了,虽然verilog也会 一直用VHDL看着舒服,verilog只是略懂略懂
页:
[1]