barryyan2007 发表于 2010-8-9 12:15:49

LPM建模与verilog语言构建FIFO的区别？还请指教

大家好，小弟初学FPGA，有两个问题请教。

我看到书上写一个乘法器的例子，直接用组合逻辑 C = A * B；
后来又看到一种方法是用时序逻辑完成 16位的乘法器

（1）我的理解应该是用时序来做的吧，它好像能够消除毛刺。
    不知道我的理解对不对？

（2）书里面介绍FIFO的建立方法，有用LPM建模来完成的。（还有ROM，SRAM等）感觉用LPM很方便
但是看到后面也有用verilog语言写出来完成的。感觉要自己写那么多，有点复杂。

小弟不清楚，工程中一般用哪个方法呢？他们的各自优缺点是什么呢？

maqingbiao 发表于 2010-8-9 14:14:51

似乎都有人用的   但我们老师告诉我们   自己做的，时序比较好控制   而用IP核的，就不一定很会用了      自己做学的东西也比较多   我做滤波器的时候 ，老师都叫我自己做乘法器

barryyan2007 发表于 2010-8-10 10:26:36

回复【1楼】maqingbiao
-----------------------------------------------------------------------

恩，有道理，那最好是自己做咯，过程中自己还能学到东西是吧，谢谢。

honsimark 发表于 2010-8-22 22:14:39

工程中讲求效率，什么都自己做，做到猴年马月了，altera提供的东西不错，自己做的往往速度和面积都比altera提供的差

barryyan2007 发表于 2010-8-23 09:50:12

回复【3楼】honsimark
-----------------------------------------------------------------------

谢谢指点，确实在工程中要讲究效率。

yvhksovo 发表于 2010-8-24 09:55:55

我记得不知道在哪里看到过,如果自己做的ram啊,fifo啊之类的存储器,如果综合的时候设置的不好的话,有可能综合器不会用内部的ram,而占用宝贵的le资源.我什么都喜欢用现成的,加法器我都是直接掉的ip核.

lyl520719 发表于 2013-4-12 08:10:37

学习时自己写，为的是更好理解，用时用现成的。
页: [1]
查看完整版本: LPM建模与verilog语言构建FIFO的区别？还请指教