论坛首页 › FPGA › 谁给个两位数码管的计数器 VERILOG 程序啊 初学 最好简单易懂

li0o0o0o0o0o 发表于 2010-8-4 21:49:52

谁给个两位数码管的计数器 VERILOG 程序啊 初学 最好简单易懂

关键是个十分位的问题上卡住了， 偏偏VERILOG不能用除法。大家都是写个除法模块吗。有什么好的办法吗

tear086 发表于 2010-8-4 22:54:24

回复【楼主位】li0o0o0o0o0o
-----------------------------------------------------------------------

可以用除法。

查看完整版本: 谁给个两位数码管的计数器 VERILOG 程序啊 初学 最好简单易懂