论坛首页 › FPGA › 请教定点数的乘法!!!

maqingbiao 发表于 2010-7-23 14:48:35

请教定点数的乘法!!!

用VERILOG HDL 如何实现定点数的乘法呢？原理感觉是懂了但具体实现就是不行，仿真调试了很久都没办法解决   有谁做了呢，分享一下参考例程   非常感谢！！！

tear086 发表于 2010-7-23 15:33:13

./bbs_upload/files_31/ourdev_570244.png
http://www.altera.com.cn/support/examples/verilog/verilog.html

查看完整版本: 请教定点数的乘法!!!