TeWu 发表于 2010-7-15 18:31:49

学生的课程设计作品

刚学完《数字电路》的学生，用了不到两个星期，从零开始用Quartus II，学习Verilog编程，通过几个小实验的训练，最终完成了一个数字钟的综合实验。

数字钟具有计时、闹铃、秒表、倒计时的功能，本打算只让他们使用SignalTap II采内部计数信号，进行模拟显示。有几个女学生比较生猛，比大部分人提前了两天的时间，于是就让她们每个组自己动手焊接了一块LED显示板。

做得最快的一组时钟显示效果如下：

http://cache.amobbs.com/bbs_upload782111/files_30/ourdev_567984M8M33I.jpg
正面 (原文件名:DSC02802N.jpg)

电路板背面：

http://cache.amobbs.com/bbs_upload782111/files_30/ourdev_567985YENIHN.jpg
背面 (原文件名:DSC02800N.jpg)

实验板是从阿莫邮购部买的，背面的导线也是从阿莫邮购部买的，都挺好用。特别是这些成品的实验焊线，省了学生自己裁线、剥线、镀锡的环节，大大提高了实验效率./emotion/em011.gif

wajlh 发表于 2010-7-15 19:05:57

老师教的好，呵呵

gibson08 发表于 2010-7-15 19:56:24

记得我们数电数字钟实验 完全用74芯片搭起来，100多根导线在面包板上插，时钟电路用555.时 分 秒 时间修正等等

TeWu 发表于 2010-7-15 20:48:53

回复【2楼】gibson08
记得我们数电数字钟实验 完全用74芯片搭起来，100多根导线在面包板上插，时钟电路用555.时 分 秒 时间修正等等
-----------------------------------------------------------------------

这种面包板实验很经典，可惜做实验过程中，没有几个学生会借助万用表或示波器来检查信号电平，排查问题

这次课程设计，除了进行模块仿真，学生们还学会了使用SignalTap II来观察真实的信号输入与输出之间的关系


现在孩子们的学习条件真好，当年哥上EDA实验课，也就是在MaxPlusII上跑跑仿真，哪有机会见识CPLD、FPGA长啥样，哎`

tear086 发表于 2010-7-15 20:51:07

好。

caep1986 发表于 2010-7-15 20:51:37

路过顶一下

40130064 发表于 2010-7-16 11:50:09

看到这样的跳线，就让我想起了以前。呵
页: [1]
查看完整版本: 学生的课程设计作品