双口RAM读写时序问题 求教!
http://cache.amobbs.com/bbs_upload782111/files_30/ourdev_567873GX58CO.jpg(原文件名:1.jpg)
我在QUAITUS ii里用原本的ip核构建的双口RAM ,不知道如何操作时序,和普通的一样么还是怎么样的呀? 可以仿真一下,所有的信号都使用时钟锁存了,写入和读出都有写变化 你这样的双口RAM设计是一边读,另外一边写(还不如用FIFO);还可以设计成两边都可以读写的;
在en为高电平的时候,clock有上升沿,则数据被写入(读出)RAM;
多看Altera的帮助; 如果是顺序读取,可以选择fifo,随机地址读取的话,还是得用双口ram 工程目录下有波形图啊 话说用megawizard新建DPRAM块儿的时候,自动把testbench 时序和源代码添加到你工程文件夹下了。或者你可以直接看CYCLONEIII的datasheet http://cache.amobbs.com/bbs_upload782111/files_52/ourdev_718905FIXGK6.jpg
利用宏模块建立的双口ram (原文件名:lpm_ram_dp0.jpg)
http://cache.amobbs.com/bbs_upload782111/files_52/ourdev_718906X8CHSL.jpg
随便给的一个仿真,不知道具体的时序操作 (原文件名:simulation.jpg)
页:
[1]