WXing 发表于 2010-7-12 21:33:11

verilog中的x与z值？

大家说说，如何理解Verilog中的x值与z值？谢谢。

tear086 发表于 2010-7-12 21:42:33

x——未定态；z——高阻态。想一想数电里面的概念，就理解了。

WXing 发表于 2010-7-13 13:23:00

这个倒知道，在硬件里该如何理解呢，谢谢！

gianttank 发表于 2010-7-13 16:33:37

未定态 就是不确定状态为高为低不确定而且我们也不关心，高阻态就是外接上拉电阻就是高，接下拉电阻则为低，这样的话在总线上挂很多设备，不用的设备为高阻态不会影响其他有确定数据的线路。量的话，电平也是不确定的 以上是我的理解 欢迎拍砖

gianttank 发表于 2010-7-13 16:41:28

这样说 就是高阻态电平是随外部电平决定的，该路完全放弃对输出端的控制，内部的上拉管和下拉管全部截止。

akuei2 发表于 2010-7-13 17:17:03

z：可以认为 逻辑1/2
x：可以认为 “没有东西”

啊哈哈！开玩笑~
1楼正解

shinehjx 发表于 2010-7-13 18:18:00

z：可以认为 “没有东西”
x：可能是1，也可能是0，管她是妖或是神仙，不理她

啊哈哈！开玩笑~
1楼正解
页: [1]
查看完整版本: verilog中的x与z值？