论坛首页 › FPGA › 初学者 为什么输出被优化掉了

wu12345 发表于 2010-7-5 15:42:09

初学者 为什么输出被优化掉了

module encoder_interface(a,b,w0);
input a,b;
output w0;
wire w0,w1;
xor (w0,a,b);
d_trigger(a,b,w1);
endmodule
//********d触发器模块
module d_trigger(clk,d,qq);
input clk,d;
output qq;
reg qq;
always @(posedge clk )
qq=d;
endmodule

wu12345 发表于 2010-7-5 15:43:02

回复【楼主位】wu12345
-----------------------------------------------------------------------

qq为什么被优化了呢?

wu12345 发表于 2010-7-12 17:23:50

回复【楼主位】wu12345
-----------------------------------------------------------------------
自己问题自己解决：顶层模块中未把它列为输出口，问题解决。这里的高手都不指点一下，太不够意思了。哭一个。

AilesArgentees 发表于 2010-7-19 11:58:17

Mark......

查看完整版本: 初学者 为什么输出被优化掉了