论坛首页 › 仪表仪器 › 怎样挺高逻辑分析仪的输入阻抗--达到不影响测试点的电位。

mcu_zone 发表于 2010-6-18 21:02:04

怎样挺高逻辑分析仪的输入阻抗--达到不影响测试点的电位。

请教：USBee/salease---经济经济型的逻辑分析仪，怎样才能增大输入阻抗，以达到不影响测试点的电位。

cqfeiyu 发表于 2010-6-18 21:29:45

加高阻抗高速跟随器

coffeerr2004 发表于 2010-6-18 23:05:49

其实现有结构，仪器端口输入阻抗已经不低了，你需要的是在测试点就变成高阻，以减少测试电缆长度反射及分布参数对被测电路的影响，就像agilent的逻辑仪电缆一样。 现在结构的已经可以很容易设计成兼容agilent逻辑仪电缆的结构，但这个电缆本身价格过高，已经超过usbee山寨版的价格了。

一个替代的办法就是你在设计电路时，设计好有驱动器的测试电路，这样就不会影响你的被测电路了。

查看完整版本: 怎样挺高逻辑分析仪的输入阻抗--达到不影响测试点的电位。