请教TTL->LVDS芯片,时序图。DS90C385A
http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_557141.JPG(原文件名:1.JPG)
http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_557142.JPG
(原文件名:tft屏.JPG)
各信号时序应该按照CLK来的,可怎么看不出来? 不知道楼主明白没有,我也有相同的疑问 顶一下 这是单路6bit的LVDS接口,总共有3路差分信号对,在一个时钟周期内3路总共传输3×7=21bit,其中这21bit中包含18bit的RGB,还包含一位DE、一位Vsync、一位Hsync。
页:
[1]