郁闷的ASP，郁闷的EPCS阿
郁闷的ASP！郁闷的EPCS啊！http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_554935.jpg
CII 板子 (原文件名:1.jpg)
自己画的板子，就是因为有时候做东西，MCU+FPGA/CPLD联调,EPM240T100C5N已经不够我用了，与其画一块更大资源的CPLD，还不如花一块性价比最高的FPGA，于是我选择了EP2C5T144C8N。
画了板子，投了深圳，等板子又等元器件，终于有一天万事俱备，只欠东风，于是昨天静下心来喊了一块板子，挺漂亮的哈哈，不过心惊胆战，怕不行，因为第一次画C II，以前画的是CIII（哈哈），还好，除了一点小问题很快就解决了外，JTAG马上就可以了没有半点问题，可是我郁闷的是EPCS为啥不行呢？我郁闷啊。我于是插ASP口，查电路，放大镜，吹风枪，万用表，跳线什么都用上了，还是不行，可是天色已晚，不得不睡觉去了。
NND早上起来什么事情都放弃了，因为心情的郁闷，郁闷的ASP！郁闷的EPCS 啊！什么都不管了，打算在静下心来焊接一块，要再不行，在用示波器看nCONFIG,CONF_DONE,nCE,DATA0这些引脚的工作时序用示波器一个一个测试过去，我郁闷的抓狂。
结果也许人品的原因，重新焊接了一块，还是JTAG可以，但是ASP还是不行，一只是这样，EPCS在ASP是能下载的，但是不能重载，感觉好像DATA没能在配置的时候写入FPGA，我郁闷啊，看了好多电路图，好多开发板的（由于职业道德，好多都是错的），好多高手画的板子，翻了几本书，我实在是找不出我哪里错啊，我郁闷啊。
下午用JTAG下载EPCS试了一下，结果下进去了，而且重载配置成功，但是2个板子一样，ASP还是不行，虽然功能上，可以以变态的方法实现了，虽然现在EPCS用起来了，不再用怕掉电丢失了，可我还是郁闷。下面是我的JTAG&ASP电路
http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_554936.jpg
JTAG & ASP 下载口电路 (原文件名:2.jpg)
我实在是找不到哪里不行，哪里不靠谱，和别人成功的板子也没什么差别（《Altera FPGA/CPLD 设计》一书上说DATA0.DCLK要上拉，目的在于配置完成后给一个稳定的状态，但实际上没什么必要），我是相当的郁闷，郁闷为啥ASP不行，郁闷为啥EPCS不行呢？？
刚刚在网上喊了几声就，竟然有人跟我纠结同样的问题，用ASP现在EPCS可以进去但是不能重载不能配置，但是用转成jic文件后用JTAG就可以了，同样的纠结，同样的郁闷，实在是无语啊。
对于一个电子工程而言，找不到问题所在很痛苦；找到路了问题的所在却不知道为什么会出现这样的问题更痛苦；而找到了为什么有这样的问题却不知道怎么解决缺失更加痛苦的事情。而此时，我找到了问题所在却不知道为什么会有这样的问题，也不知道怎么解决，实在是揪心啊，我要抓狂，可我逼自己淡定，这真的不算什么，承受住打击。
英雄者，忍他人所不能忍；弃他人所不能弃！
实在是个无语，若有共同语言的谁，希望能给小弟一首协助，搞FPGA的，有时候，还是得耐得住打击！打击与恢复的轮回，我们一直在成长。
郁闷的ASP,郁闷的EPCS啊！！！ 木有人顶啊，郁闷啊 帮顶+关注。。。 DCLK加个10K上拉电阻 试试 。 DCLK加10K上拉我试过了 也不行，我晕啊，DCLK上拉的原始是达到在上点配置后，DCLK不浮空，上拉已达到稳定状态。可是我试了还是不行啊。我还是晕乎乎。
如果说直接用ASP下载，EPCS没下进去，但是在Quartus II显示是下载100%了，如果说下载进去了不能配置成功，那用JTAG下载后也肯定是不能配置成功的，因为最终目的下载都是下载EPCS。
我实在是晕得很啊 http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_555030.jpg
EP2C5Q208C8开发板的JTAG&ASP，这个ASP是可以的，我晕啊 (原文件名:未命名.jpg)
看不出哪里不一样啊 我晕啊 各位 点击此处下载 ourdev_555031.pdf(文件大小:174K) (原文件名:EP2C20_BGA核心板原理图.pdf)
上传一个开发板的原理图给你参考下吧。这是我们公司买的一块开发板，觉得还蛮好用，AS和JTAG都可以。
如果核对没有问题，你看你走线有没有问题，引起信号完整性的问题什么的。 主动加载芯片型号选择EPCS 4 了吗？默认好像是EPCS 1 按你说来JTAG口下载是好的，
AS口下载可以，就是不能配置
拿出万用表量来量下 MSEL1 MSEL0 这2个脚， 用锡在点下这2个脚，可能没有上去
再有就是查AS上的脚到FPGA的线路 towomenhome : 谢谢 我再看看
tosuipeng70 ：当然选择的是EPCS4喽，不然下载也下载不进去的啊
tozgq800712 SEED： 我现在就看一下 ==哦 电路图没看出什么问题……
测量上电(或者按下R_C按钮谈起)瞬间nCSO(EPCS4的Pin 1)的状态，是否有下降沿。
如果有，检查DCLK的时钟信号，如果还是有(nCSO得一直是低)，逻辑分析仪在DCLK上升沿采样ASDO，
看看命令是否正确。
测量CONF_DONE是否能升高？
如果可以用JTAG烧EPCS4的话，那么我估计还是MSEL有问题…… JTAG 烧EPCS可以的
MSEL我刚刚用烙铁点了一下 结果不行了
然后再去点了一下 结果又行了一次又不行了
这个还好像有点问题现在突然JTAG少EPCS也不行了
DCLK需要上啦10K吗？
就像TCK一样 我又用吹风枪吹了一下 结果JTAG =>EPCS可以 但是ASP=>EPCS还是不行
我觉得 既然JTAG=>EPCS 复位重载可以 ，那说明 可以排除MSEL了吧
因为重载过程中 MSEL=2'b00的时候才是AS模式，
既然用JTAG=>EPCS可以，那说明nCONFIG，nSTatus，CONF_DONE没问题
现在感觉 是 ASP=>EPCS 是ASP口直接给EPCS4的
然后 JTAG=>EPCS是JTAG=>FPGA=>EPCS的
既然JTAG=>EPCS可以，那说明第二条布线可以
那会不会是第一条布线出问题了啊？？
布线会影响ASP口吗，速度又不快，我还是郁闷！！！
./emotion/em052.gif./emotion/em052.gif./emotion/em052.gif DE0 Cyclone II=>EP3C16ourdev_555114.pdf(文件大小:339K) (原文件名:DE0_V12_RELEASE.pdf)
上传一个DE0 的板子的原理图
他的JTAG&&ASP口我是更晕乎乎，ASDO也10k下拉了
http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_555115.jpg
晕乎乎 (原文件名:1234.jpg)
越高越晕，发现自己不懂得越来越多，从菜鸟又回到了菜鸟，为啥。。。。。
没搞出来之前，永远不会甘心啊 官方手册上说：
<1>Passive Serial (PS) configuration mode with maximum DCLK frequency of 100 MHz
<2>(AS) configuration scheme, which can operate at a DCLK frequency up to 40 MHz, to configure Cyclone II devices.
<3>Only the EPCS16 and EPCS64 devices support a DCLK up to 40 MHz clock; other
EPCS devices support a DCLK up to 20 MHz\
由此可见 EPCS1,EPCS4的装载速度是20MHz的，这个速度不算快啊，布线上应该不会影响的啊，我还是晕乎乎，
为啥两条线路JTAG=>FPGA=>EPCS4可以
ASP=>EPCS不可以 如果ls觉得EPCS器件很神秘，那我告诉你EPCS4就是M25P04，你就不会害怕了吧(不信你自己对照数据手册看……)。
按照SPI Flash的时序查一下…… 先看看线连队了没有吧。 没觉得神秘 还好 只是有点郁闷啊 为什么会不行嗯 真的是想不通啊NND我再去看看数据手册不搞出来 真的很不甘心 很不甘心啊 难道真的是走线的问题？？？我还是很郁闷啊 一直以来都用的是FPGA 的开发板，或者是CPLD（虽然是自己做的），但是等到真正自己做FPGA 的板子了，才发现自己真的是菜鸟中断极品啊，这都搞不出啦，不就是一个简单的EPCS4吗？ http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_555135.jpg
EPCS4 && FPGA Device (原文件名:QQ截图未命名.jpg)
这是EPCS4 官方资料上说的东西还是郁闷啊 mark 不抛弃 不放弃 不甘心 mark之 Quartus II 9.1出来的POF有问题~~~用其它版本的试下就知道了~~~ 不是啊
我知道Quartus II 版本有问题
比方说Quartus II 9.1 不能下载ASP
但是Quartus II 9.1 SP1 又可以下载了
然后Quartus II 9.1 SP2 又不可以下载了
但其实只要不压缩就可以下载了
最终还是不行
然后我地球用Quartus II 8.1 试过
还是不行
刚刚几天有人说 的确跟布线有关系 说是：“建立时间和达到时间”的问题
由于最近要考试考试了等我考完再来测试这个
实在是郁闷啊 20MHZ 建立时间之说可能难以成立
除非你的板子边长达到了100CM
我觉得AS部分的问题
上一个我的板子的AS部分的图吧，已经用于2C系列很多型号，没有一版出问题
http://cache.amobbs.com/bbs_upload782111/files_29/ourdev_559839.jpg
(原文件名:未命名.jpg) 是不是blaster的问题？哈哈
不过我现在都不画 AS 口，何必呢，用不用他都可以 终于发现相同的问题了！老兄你解决了没啊！期待中！ 我也遇到过，不过不知道是不是同样的问题。我的解决的方法是把CONF_DONE对地接一个电容，一开始可以选小点的，比如470pF，不行再加大点，我用了1000p的就完全正常了。
原因不明，表面看起来象毛刺、干扰什么导致的。 下载ASP成功，说明软件到EPCS一路是可以了。上电后，fpga没有运行程序，说明是epcs加载不成功。用示波器补一下EPCS芯片的几个引脚，看看时序是否都正确，我也出现过这个问题，当时查时序的时候发现上电后不断在加载时序，config_done始终不能拉高，后来原来是fpga几个下载口焊接有问题，当时用万用表量的时候还是好的，是芯片买的时候引脚有些氧化，有时万用表测不出来 各位，没想到还真有那么多人遇到问题，我还是觉得布线问题，还是等我考完试再说吧，晚安 何必这么折腾呢？
我不用AS直接下载好多年，都是只保留JTAG，省个插座，布线也简单很多
不过以前碰到过一个现象，有个板子用JTAG给EPCS下载JIC的时候，总下不进去
用数字示波器一个一个地检查配置管脚，发现nCE总是不为低，把下拉电阻从10k改成1k也不管用
干脆在配置的时候，用镊子将nCE强行接地，就下进去了
俺把它归结为rp不好，碰到坏片子了 再等等啊 几天之后考完试了 这个不搞出来不甘心
既然有ASP的存在那就必须搞起来不然老让JTAG来下载JIC文件，多不爽，是吧
还是觉得是布线的原因，
JTAG的四条线在芯片上是贴的很近很近的，所以画板子的很容易就画的长短差不多了
但是ASP接口那几根线，分布在芯片的对侧，布局布线，很难办到长短差不多，也许就是错在这里
上次看过一个公司的人画的板子，然后他也只花了JTAG，我问他是不是偷懒，他说很容易出问题，反正jic转换能下载，所以干脆不画，然后JTAG接口画在最贴近芯片的部位，灰常简单的就可以连接好了，而且不会出问题
本人也觉得是这个问题，就实现不明白ASP接口的信号线为什么要这样分布在芯片的周围，灰常不利于布线
到时候，一定要搞明白这个 pinout，再等等，快了，还有几天
谢谢大家哦 不对啊那那个ASP接口 不是还有 EPCS吗？？那几根信号线要不要等长呢？？？
望高手赐教，我还小 回复【33楼】Crazy Bingo
不对啊那那个asp接口 不是还有 epcs吗？？那几根信号线要不要等长呢？？？
望高手赐教，我还小
-----------------------------------------------------------------------
不用等长，才几十MHz的时钟，要求没那么苛刻
调试的时候用JTAG，配置速度快，还能用SignalTap看内部信号
确认功能没问题了再固化EPCS，EPCS芯片是有写寿命的，频繁擦写不好
所以在我看来，AS插座用到的机会很少，留着真没太大必要 mark,好象遇到过! 记号一下！ 你的原理图好像和官方网站不一样，试这把AS接口、EPCS芯片ASDI和FPGA芯片的ASDO连接起来，试试看行不。 我也遇到了这个问题 正出在崩溃的边缘 回复【6楼】womenhome
点击此处下载(原文件名:ep2c20_bga核心板原理图.pdf)
上传一个开发板的原理图给你参考下吧。这是我们公司买的一块开发板，觉得还蛮好用，as和jtag都可以。
如果核对没有问题，你看你走线有没有问题，引起信号完整性的问题什么的。
-----------------------------------------------------------------------
买到一定会后悔...........
http://cache.amobbs.com/bbs_upload782111/files_48/ourdev_698131WA4KY2.JPG
(原文件名:1.JPG) 楼主还在不在 我也想知道这个问题如何解决 我的有同样的问题，就是用jtag下载*.sof成功，但是用jtag下载*.jic成功，但是上电后不能加载。查看信CONF_DONE一直为低电平，显示未加载成功。查看DCLK，ASDO，nCS，DATA都有信号，并且都是周期性的信号，证明一直加载，但是就是不成功，试了多种解决方案后。看到有个朋友说很可能是布线引起的信号完整性问题，建议用镊子将nconfig的上拉电阻短接一下，谁知道在短接的时候看错了，将DATA管脚中串联的匹配电阻短接了，但是加载成功了。DATA管脚串联22欧姆的电阻是官方原理图中推荐的，可能是由于布线较细引起引线电阻过大，加上这22欧姆电阻过大了，引起数据一直有问题。
为了节省空间，去掉了AS接口，只保留一个JTAG接口，烧写EPCS64的时候采用JTAG方式烧写JIC格式的文件实现。
页:
[1]