amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› cpld数字时钟的减记时问题
feihuacong
发表于 2010-5-17 12:18:00
cpld数字时钟的减记时问题
我的毕业设计是基于cpld的数字时钟记设计 ,可是不知道怎么回事我减记时总是延时一秒,总是跳到从59跳到58的时候,分针才减一,小时是59分跳到58分的时候才减一,不知道怎么回事,各位高手请指点一下!拜谢!
页:
[1]
查看完整版本:
cpld数字时钟的减记时问题