amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 求助,懂xilinx DDC IP核的进
hajjisun
发表于 2010-4-23 23:23:33
求助,懂xilinx DDC IP核的进
同一个DDC核生成的3个模块,输入都一样,为什么输出不同?
而且每次上电都会不一样?
时钟拉出来用示波器看了很稳定
有大大知道是怎么回事吗?
hajjisun
发表于 2010-4-24 22:08:34
没有人知道吗?
页:
[1]
查看完整版本:
求助,懂xilinx DDC IP核的进