论坛首页 › FPGA › 请教SDRAM控制器读取SDRAM数据问题。

wardenstar 发表于 2010-4-11 21:27:04

请教SDRAM控制器读取SDRAM数据问题。

SDRAM在收到READ命令后，经过CAS个延时就输出了稳定的数据。但是，三星数据手册中说明数据保持时间最小是3ns。
理想情况下还好说，但是，读命令和控制器时钟输出到SDRAM以及SDRAM送出数据进入到芯片内部，经过了PAD延时和布线延时，其中一般布线延时长度为1英寸的话大概在0.18ns左右，PAD延时就不好说了，空载情况下至少有1个多ns。这样在芯片内部控制逻辑根据没有延时过的时钟计算CAS延时后读数据岂不会有数据还没有送到？如何避免呢？

conan_zlc 发表于 2010-4-14 16:16:35

控制器的时钟和sdram的时钟要计算移相角的。它们的时钟应该用以个PLL输出两路有相差的时钟提供。

查看完整版本: 请教SDRAM控制器读取SDRAM数据问题。