谁知道VHDL长延时程序怎么写?
比如:DATAin: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
DATAout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
DATAin 是一个即时变化的数(时钟CLK第次上升延检测一次(100KHZ)),要求DATAout是DATAin延时(10ms),要相当于硬件延时,中间不能丢数据。怎么实现。 我想是实现不了 8个16位深度的移位寄存器,10ms/16d的时钟打 兄台高见!10ms/16时钟速度跟不上吧 不是同步数据
http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_544144.jpg
(原文件名:图片1 拷贝.jpg)
这样可以实现 但不实用 更正:使用1024*8的FIFO,读写同时钟,但是读使能最初晚于写使能1000个时钟,这样,100K写入,1000个刚好10ms,开始读出第一个数据,此后因为读写同时钟,所有输出数据比输入晚10ms 回复【4楼】888888888888
更正:使用1024*8的FIFO,读写同时钟,但是读使能最初晚于写使能1000个时钟,这样,100K写入,1000个刚好10ms,开始读出第一个数据,此后因为读写同时钟,所有输出数据比输入晚10ms
-----------------------------------------------------------------------
这个办法是不稳定的,不推荐。
因为1000这个数,万一出错,后续就全错了。
应该用双口RAM,读地址 = 写地址+1000 GOOD
页:
[1]