10086RainEr 发表于 2010-4-6 20:10:58

究竟什么是Verilog的综合？

如题。
既然有些语法是不可综合的，那么要它们有什么意义啊？

Nuker 发表于 2010-4-6 22:15:31

建模、仿真。
页: [1]
查看完整版本: 究竟什么是Verilog的综合？