jjjjjj1 发表于 2010-3-27 11:44:53

NIOS II中断响应时间实测,使用FPGA内嵌SingalTapII逻辑分析仪,响应外部中断用了1600个

NIOS 软核 E模式,50MHz时钟,嵌入signaltapII 逻辑分析仪,PIO沿中断,Quartus9.1, NIOS II 9.1 IDE。
测试代码非常简单,只包含一个中断服务程序pio_interrupt(void* context, alt_u32 id)和一个main()。
USB Blaster下载代码后(包含singaltapII编译),启动逻辑分析仪,设置触发条件为按键的下降沿。在中断服务程序中直接将BUTTON_PIO直接输出到LED_PIO。
singaltapII 显示的波形为实际的逻辑波形。
观察的结果是,NIOS II 的中断相应时间是33uS,相当于1600多个时钟周期,比AVR8位单片机还慢,不知道其他人有没有作过类似的测试。
逻辑分析仪的采样时钟也是50MHz。下面是外部中断测试的原代码,已经验证,很简单,很容易就跑起来。不信大家自己试试。

#include "altera_avalon_pio_regs.h"
#include "sys/alt_irq.h"
#include "system.h"
#include <stdio.h>

static void pio_interrupt(void* context, alt_u32 id);

int main()
{
printf("NIOS WORKING\n");                              //display to make sure NIOS working
IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE,0xf);         //initial LED_PIO
IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE,0);    //clear any existing event
IOWR_ALTERA_AVALON_PIO_IRQ_MASK(BUTTON_PIO_BASE,0xf);//enable pio interrupt
alt_irq_register(BUTTON_PIO_IRQ, NULL, pio_interrupt); //register isr
return(0);
}

//isr
static void pio_interrupt(void* context, alt_u32 id)
{
    IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE,
    IORD_ALTERA_AVALON_PIO_DATA(BUTTON_PIO_BASE)
    );                                                   //output BUTTON_PIO to LED_PIO
    IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE,0);//clear edge
}


http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_541586.JPG
SignalTapII逻辑分析仪实测波形 (原文件名:SignalTapII.JPG)

http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_541587.JPG
SingalTapII 设置界面 (原文件名:SignalTapIISetup.JPG)

USER_PB的下降沿与LEDG的下降沿之间相差33us(1600多个时钟)

作为对比:ATMEGA128 跑8MHZ时钟, 响应外部中断的时间(external interrupt response time) 没记错的话,实测为3us左右

tear086 发表于 2010-3-27 14:56:46

高度关注后文。

cwfboy 发表于 2010-3-27 15:16:25

关注

jjjjjj1 发表于 2010-3-29 04:37:30

最新测试结果:
将NIOS II CPU 从/E 模式 升级为 /S 模式, 外部中断相应时间从33u降为11us,( 1600时钟周期降为600时钟周期),性能提升3倍!但仍然不够理想。

tear086 发表于 2010-3-29 04:46:00

/f呢?

jjjjjj1 发表于 2010-3-29 05:17:33

回复【4楼】tear086 .COM 缺氧
-----------------------------------------------------------------------

最新测试结果:
将NIOS II CPU 从/S 模式 升级为 /F 模式, 外部中断相应时间从11u降为6us,( 600时钟周期降为300时钟周期),性能又提升1倍!但仍然不满意。

tear086 发表于 2010-3-29 06:22:22

增大数据和指令的Cache呢?
将DRAM换成SRAM呢?

neu_blur 发表于 2010-3-29 08:37:33

以前我也做过类似的试验,发现NIOS的速度确实不够快感觉,三种核都试了

sunnyshs 发表于 2010-3-29 09:14:23

这个软核学习还行,实际应用还是有点差距,倒是AVALON总线不错,比较适合FPGA

zzjjhh250 发表于 2010-4-2 01:18:24

学习 真的!
页: [1]
查看完整版本: NIOS II中断响应时间实测,使用FPGA内嵌SingalTapII逻辑分析仪,响应外部中断用了1600个