amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 管脚不能加载的问题
grubby01
发表于 2010-2-21 10:15:52
管脚不能加载的问题
input yx;//如果定义成output,一切正常
wire yx;
出现如下错误,难道定义的不对?
logical net 'yx_0' has no load
.
.
logical net 'yx_7' has no load
高手请指点一下
页:
[1]
查看完整版本:
管脚不能加载的问题