quartusII中的一个警告，不知道能否置之不管
Info (10008): Verilog HDL or VHDL information: EDA Netlist Writer cannot regroup multidimensional array "data_buf" into its bus这个Info一般是怎么回事？
我用的是VERILOG，data_buf我定义的是一个二维数组来当做一个存储器
reg data_buf;
不知道数组在VERILOG中能否用二维啊？ 最好不要这样用。你可以想一下这一语句会被综合成的电路结构是怎样的。
页:
[1]